についての現実に入る前にエンコーダーとデコーダー、多重化について簡潔に考えてみましょう。定期的に、いくつかの入力信号を単独の負荷に一度に供給することが期待されるアプリケーションを調べます。負荷に供給する入力信号の1つを選択するこの手順は、多重化と呼ばれます。この操作の逆、つまり、1つの共通信号ソースからいくつかの負荷に栄養を与える方法は次のとおりです。逆多重化として知られています。同様に、デジタルドメインでは、情報の送信を簡単にするために、情報は定期的にスクランブルされるか、コード内に設定され、その後、この保護されたコードが送信されます。コレクターでは、コード化された情報がコードからデコードまたは蓄積され、同様に表示またはロードに渡されるように処理されます。

“橋の目的は何ですか ”

2〜4ラインデコーダー

情報の暗号化とスクランブル解除のこの割り当ては、エンコーダーとデコーダーによって終了します。では、実際にエンコーダーとデコーダーとは何かを理解してみませんか。

デコーダーとは何ですか？

デコーダーは、コードi / psをコード化されたo / psに変更する多入力多出力論理回路であり、入力と出力の両方が、たとえばnから2nまで、および2進化10進デコーダーとは異なります。デコードは、データ多重化、メモリアドレスデコード、7セグメントディスプレイなどのアプリケーションに不可欠です。デコーダ回路の最良の例は、ANDゲートです。これは、すべての入力が「High」の場合、このゲートの出力が「High」であり、「アクティブHigh出力」と呼ばれるためです。 ANDゲートの代わりに、NANDゲートが接続されている場合、出力はすべての入力が「ハイ」の場合にのみ「ロー」（0）になります。このようなo / pは「アクティブロー出力」と呼ばれます。

デコーダ

もう少し難しいデコーダーは、nから2nタイプのバイナリデコーダーです。これらの種類のデコーダーは、バイナリ情報をnコード化された入力からほとんどの2n個の排他的出力に変更する組み合わせ回路です。そのときビットコード化されたデータにアイドルビットの組み合わせがある場合、デコーダーの出力は2n未満になる可能性があります。 2対4、 3対8ラインデコーダーまたは4対16デコーダーは他の例です。

並列2進数はデコーダーへの入力であり、入力での特定の2進数の発生を通知するために使用されます。出力は、デコーダー入力に正確な数が存在するかどうかを示します。

2〜4ラインデコーダ回路の設計

に似ていますマルチプレクサ回路、デコーダは特定のアドレスラインに制限されていないため、3つ以上の出力（2つ、3つ、または4つのアドレスライン）を持つことができます。デコーダ回路は、2、3、または4ビットの2進数をデコードするか、最大4、8、または16の時分割多重信号をデコードできます。

2対4デコーダ回路

“導体半導体と絶縁体の違い ”

デコーダーとして、この回路はnビットの2進数を取り、2n個の出力ラインの1つに出力を生成します。したがって、通常、アドレス指定i / pラインの数とデータo / pラインの数で表されます。一般的なデコーダICには、2つの2〜4ライン回路、3〜8ライン回路、または 4-16ラインデコーダー回路。この回路のバイナリ特性の1つの除外は、4〜10行デコーダです。これは、2進化10進（BCD）入力を0〜9の範囲の出力に変更するために提案されています。

この回路をデコーダーとして使用する場合は、o / psにデータラッチを挿入して、他の信号が伝送されている間、すべての信号を保持することができます。ただし、この回路をデコーダーとして使用している場合、これは関係ありません。その場合、1つのアクティブなo / pだけを入力コードと等しくする必要があります。