3〜8デコーダーを使用した4〜16デコーダーの回路設計

問題を排除するために楽器を試してください





デコーダーは 組み合わせ回路 論理ゲートで構成されています。エンコーダーの逆です。デコーダ回路は、デジタル入力信号のセットをその出力の同等の10進コードに変換するために使用されます。 「n」入力の場合、デコーダーは2 ^ n出力を提供します。この記事では、3〜8デコーダーを使用した4〜16デコーダー回路の設計について説明します。

エンコーダは、信号のセットをコードに変換する組み合わせ回路です。 「2 ^ n」入力の場合、エンコーダ回路は「n」出力を提供します。




次の図は、デコーダのブロック図を示しています。

デコーダのブロック図

デコーダのブロック図



3〜8デコーダー

このデコーダ回路は、3つの入力に対して8つのロジック出力を提供します。回路はで設計されています ANDとNANDの組み合わせ 。 3つのバイナリ入力を受け取り、8つの出力の1つをアクティブにします。

3〜8デコーダのブロック図

3〜8デコーダのブロック図

回路図

デコーダ回路は、イネーブルピンがハイの場合にのみ機能します。

3〜8デコーダ回路

3〜8デコーダ回路

真理値表

イネーブル(E)ピンがローの場合、すべての出力ピンがローになります。


S0S1S2ISD0D1D2D3D4D5D6D7
バツバツバツ000000000
000100000001
001100000010
010100000100
011100001000
100100010000
101100100000
110101000000
111110000000

3〜8デコーダーを使用した4〜16デコーダーの回路設計

デコーダ回路 より高い組み合わせのは、2つ以上のより低い組み合わせ回路を追加することによって得られます。 4〜16デコーダ回路は、2つの3〜8デコーダ回路または3つの2〜4デコーダ回路から得られます。

2つの3〜8デコーダ回路を組み合わせると、イネーブルピンが両方のデコーダの入力として機能します。イネーブルピンが1つの3〜8デコーダ回路でハイの場合、別の3〜8デコーダ回路でローになります。

真理値表

イネーブル(E)ピンは、3〜8個のデコーダ回路の両方の入力ピンの1つとして機能します。

ISBCY0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15
00000000000000000001
00010000000000000010
00100000000000000100
00110000000000001000
01000000000000010000
01010000000000100000
01100000000001000000
01110000000010000000
10000000000100000000
10010000001000000000
10100000010000000000
10110000100000000000
11000001000000000000
11010010000000000000
11100100000000000000
11111000000000000000

4〜16デコーダの回路図

4〜16デコーダ回路

4〜16デコーダ回路

デコーダーのアプリケーション

  • すべてで 無線通信 、データセキュリティが主な関心事です。デコーダーは主に、標準の暗号化および復号化アルゴリズムを設計することにより、データ通信のセキュリティを提供するように設計されています。
  • デコーダーはオーディオシステムで使用されます アナログオーディオをデジタルデータに変換します。
  • 画像やビデオなどの圧縮データを解凍形式に変換するための解凍ツールとして使用されます。
  • デコーダーは、コンピューター命令をCPU制御信号に変換する電子回路を使用します。

したがって、これはすべて3〜8デコーダ回路を使用した4〜16デコーダ回路の設計に関するものです。さらに、この記事に関する質問や エレクトロニクスプロジェクト 以下のコメントセクションでコメントしてください。ここにあなたへの質問があります、 イネーブルピンエンコーダ/デコーダの用途は何ですか?